关于折叠共源共栅运放的设计，求教一些问题

bgd_wang · 发表于 2015-7-29 09:00:19

楼主的PMOS管没有统一接到VDD,而使用了独立衬底，这需要工艺支持。另外输入对管衬底居然接到GND，这个明显是错误的，应该接VDD或者接到它的源级。cascode的偏置电流解法貌似也有问题。关于查看管子工作区可以跑DC仿真,用print查看具体某个管子的具体参数，其中region后面的数字代表在某个工作去，例如3为亚阈值区，2为饱和区，1为线性区。