在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: free2bird

[资料] 更新发布的DDR/DDR2/DDR3 PHY接口标准,简化控制器设计

[复制链接]
发表于 2012-12-6 06:38:02 | 显示全部楼层
怎么没看到DDR2/DDR3
发表于 2013-6-9 14:54:34 | 显示全部楼层
好东东,支持!
发表于 2013-6-9 17:34:46 | 显示全部楼层
THX FOR SHARE。
发表于 2013-6-20 16:49:10 | 显示全部楼层
ddddddddddddddddddddddddddddddddd
发表于 2013-6-29 00:49:26 | 显示全部楼层
tttttttttttttttttttt
发表于 2013-6-29 00:50:30 | 显示全部楼层
tttttttttttttttttttt
发表于 2013-6-29 21:32:56 | 显示全部楼层
最近自己写了一个DDR2的核 提醒使用这个IP的同志们注意 引脚配置一定要按照FPGA的专用引脚来弄 不然无法使用该IP
发表于 2013-8-2 21:14:41 | 显示全部楼层
没啥用处
发表于 2013-8-5 21:25:03 | 显示全部楼层
good share. thkns a lot
发表于 2013-8-5 21:29:46 | 显示全部楼层
do u have the same for ddr4?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 10:56 , Processed in 0.025539 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表