查看: 3042|回复: 0

[求助] fm中VHDL文件设置顶层文件出错怎么回事？

[复制链接]

愤怒的小鸟

发表于 2011-5-11 17:13:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

运用formality形式验证时，原文件是VHDL文件
在reference下设置set top design 出错
error:RTL interpretation messages were produced during link.
Verification results may disagree with a logic simulator.
error:failed to set top design to 'r:/work/sms4'

求助啊，用verilog的文件可以通过啊

Design, during, failed, produced, Reference

账号		自动登录	找回密码
密码			注册

[求助] fm中VHDL文件设置顶层文件出错怎么回事？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1