SRAM的设计毕业设计

digicomm · 发表于 2017-9-14 17:55:09

学习一下

kdb1993227 · 发表于 2017-10-29 12:37:48

thx，nice！！！！

iNostory · 发表于 2018-3-7 16:07:22

回复 1# liya_10

kankan

Ryggeor · 发表于 2018-3-7 17:35:16

thnx!

魔术手 · 发表于 2018-3-11 09:54:26

回复 1# liya_10

感谢楼主分享！！！！

dcircuit · 发表于 2018-3-11 18:42:30

kankan

crius · 发表于 2018-3-21 18:39:22

能有灌水区吗？

Anne_xiyuan · 发表于 2018-3-27 16:40:02

不错，实在！

andy2000a · 发表于 2018-6-14 09:09:47

随着半导体加工工艺的发展，晶体管的特征线宽越来越小，现已降到数十纳
米数量级。这一变化趋势在提高芯片 ...
liya_10 发表于 2011-5-10 15:45

登录/注册后可看大图

good

不知SOC 下 FASTSPICE 大家如何带RAM 跑?? 一般代工厂IP "verilog" , no verilogA .. fastspice 无法使用

a495136580 · 发表于 2018-6-14 14:51:52

谢谢了

[资料] SRAM的设计毕业设计