在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9780|回复: 39

Digital Computer Arithmetic Datapath Design Using Verilog HDL

[复制链接]
发表于 2011-5-9 10:52:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
和版主置顶凑个姐妹篇。

Digital Computer Arithmetic Datapath Design Using Verilog HDL - James E. Stine.pdf

1.24 MB, 下载次数: 834 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2011-5-9 18:13:54 | 显示全部楼层
good.
发表于 2011-5-9 22:28:59 | 显示全部楼层
thanks!
发表于 2011-5-10 08:34:40 | 显示全部楼层
非常感谢,收下了。
发表于 2011-5-10 10:58:53 | 显示全部楼层
感谢!!!!!
发表于 2011-5-10 19:24:58 | 显示全部楼层
good!
发表于 2011-5-11 11:24:52 | 显示全部楼层
3Q,非常感谢,收下了。
发表于 2011-5-13 12:19:02 | 显示全部楼层
Goooooooooooooooooooooooooooooooooooooooooooooooooood
头像被屏蔽
发表于 2011-5-13 16:24:54 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2011-5-16 19:09:07 | 显示全部楼层
非常感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 15:24 , Processed in 0.024426 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表