设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为Verilog约束
12
返回列表 发新帖
楼主: 雪剑

[资料] 华为Verilog约束

[复制链接]
清扬如昀
发表于 2011-4-19 15:50:54 | 显示全部楼层
verilog约束？？啥意思？？
回复 支持 反对

举报

voritud2011
发表于 2011-4-19 16:58:20 | 显示全部楼层
支持一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xcrabx
发表于 2011-4-21 22:34:43 | 显示全部楼层
学习一下
回复 支持 反对

举报

zfx253
发表于 2011-4-22 14:42:09 | 显示全部楼层
这么小
华为的文档含金量一般啊
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

qdg945
发表于 2011-4-23 15:04:54 | 显示全部楼层
资料挺偏，可以看看
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lalajohn
发表于 2011-4-24 14:57:12 | 显示全部楼层
good material for timing constraint
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

dlb05061131
发表于 2011-4-25 13:58:57 | 显示全部楼层
谢谢楼主共享了。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fancyhana
发表于 2012-2-23 16:13:17 | 显示全部楼层
学习一下
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-9 09:05 , Processed in 0.019008 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表