在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!) 创芯人才网--重磅上线啦!
查看: 2602|回复: 2

[资料] 如何提高电子产品的EMC&EMI

[复制链接]
发表于 2011-4-11 14:57:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1、  下面的一些系统要迥殊属意抗电磁干扰:
(1)  微节制器时钟频率迥殊高,总线周期迥殊快的系统。
(2)  系统含丰除夜功率,除夜电流驱动电路,如发生火花的继电器,除夜电流开关等。
(3)  含微弱模拟旗子暗记电路以及高精度A/D变换电路的系统。
2、  为增添系统的抗电磁干扰能力回收如下办法:
(1)  选用频率低的微节制器:
    选用外时钟频率低的微节制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正
弦波,方波中的高频成份比正弦波多得多。当然肪敞的高频成份的波的幅度,比基波小,但频率越高
越随意草率发射出成为噪声源,微节制器发生的最有影响的高频袈潆声除夜约是时钟频率的3倍。
(2)  减小旗子暗记传输中的畸变
    微节制器首要采用高速CMOS手艺制造。旗子暗记输入端静态输入电流在1mA阁下,输入电容10PF阁下
,输入阻抗相当高,高速CMOS电路的输出端都有相当的带载能力,即相当除夜的输出值,将一个门的输
出端经由过程一段很长线引到输入阻抗相当高的输入端,反射问题就很严重,它会引起旗子暗记畸变,增添系
统噪声。当Tpd>Tr时,就成了一个传输线问题,必需考虑旗子暗记反射,阻抗匹配等问题。
    旗子暗记在印制板上的延迟时辰与引线的特征阻抗有关,汲?闺印制线路板材料的介电常数有关。可以
粗略地认为,旗子暗记在印制板引线的传输速度,约为光速的1/3到1/2之间。微节制器构成的系统中常用
逻辑德律风元件的Tr(标准延迟时辰)为3到18ns之间。
    在印制线路板上,旗子暗记经由过程一个7W的电阻和一段25cm长的引线,线上延迟时辰除夜致在4~20ns之间
。也就是说,旗子暗记在印刷线路上的引线越短越好,最长不宜跨越25cm。并且过孔数量也应尽量少,最
好不多于2个。
    当旗子暗记的上升时辰快于旗子暗记延迟时辰,就要按照快登着螫处理。此时要考虑传输线的阻抗匹配,
对于一块印刷线路板上的集成块之间的旗子暗记传输,要避免泛起Td>Trd的景遇,印刷线路板越除夜系统
的速度就越不克不及太快。
  用以下结论归纳印刷线路板设计的一个规定法规:
  旗子暗记在印刷板上传输,其延迟时辰不该除夜于所用器件的标称延迟时辰。
(3)  减小旗子暗记线间的交叉干扰:
    A点一个上升时辰为Tr的阶跃旗子暗记经由过程引线AB传向B端。旗子暗记在AB线上的延迟时辰是Td。在D点,
因为A点旗子暗记的向前传输,达到B点后的旗子暗记反射和AB线的延迟,Td时辰从此会感应出一个宽度为Tr的
页脉冲旗子暗记。在C点,因为AB上旗子暗记的传输与反射,会感应出一个宽度为旗子暗记在AB线上的延迟时辰的
两倍,即2Td的┞俘脉冲旗子暗记。这就是旗子暗记间的交叉干扰。干扰旗子暗记的强度与C点旗子暗记的di/at有关,与
线间距离有关。当两旗子暗记线不是很长时,AB上看到的实际是两个脉冲的迭加。
    CMOS工艺制造的微节制由输入阻抗高,噪声高,噪声容限也很高,数字电路是迭加100~200mv噪
声并不影响其工作。若图中AB线是一模拟旗子暗记,这种干扰就变为不克不及容忍。如印刷线路板为四层板,
个中有一层是除夜面积的地,或双面板,旗子暗记线的不和是除夜面积的地时,这种旗子暗记间的交叉干扰就会变
小。原因是,除夜面积的地减小了旗子暗记线的特征阻抗,旗子暗记在D端的反射除夜为减小。特征阻抗与旗子暗记线
到地间的介质的介电常数的平方成反比,与介质厚度的天然对数成正比。若AB线为一模拟旗子暗记,要避
免数字电路旗子暗记线CD对AB的干扰,AB线下方要丰除夜面积的地,AB线到CD线的距离要除夜于AB线与地距离
的2~3倍。可用局部樊篱地,在有引结的一面引线阁下两侧布以地线。
(4)  减小来自电源的噪声
    电源在向系统供应能源的同时,也将其噪声加到所供电的电源上。电路中微节制器的复位线,中
断线,以及其它一些节制线最随意草率受外界噪声的干扰。电网上的强干扰经由过程电源进入电路,即使电池
供电的系统,电池本身也有高频袈潆声。模拟电路中的模拟旗子暗记更经受不住来自电源的干扰。
(5)  属意印刷线板与元器件的高频特征
    在高频景遇下,印刷线路板上的引线,过孔,电阻、电容、接插件的分布电感与电容等弗成忽略
。电容的分布电感弗成忽略,电感的分布电容弗成忽略。电阻发生对高频旗子暗记的反射,引线的分布电
容会起感导,当长度除夜于噪声频率响应波长的1/20时,就发生天线效应,噪声经由过程引线向外发射。
  印刷线路板的过孔除夜约引起0.6pf的电容。
  一个集成电路本身的封装材料惹人2~6pf电容。
    一个线路板上的接插件,有520nH的分布电感。一个双列直扦的24引脚集成电路扦座,惹人
4~18nH的分布电感。
    这些小的分布参数对于这行较低频率下的微节制器系统中是可以忽略不计的;而对于高速系统必
须予以迥殊属意。
(6)  元件安设要合理分区
    元件在印刷线路板上分列的位置要充裕考虑抗电磁干扰问题,原则之一是各部件之间的引线要尽
量短。在构造上,要把模拟旗子暗记部分,高速数字电路部分,噪声源部分(如继电器,除夜电流开关等)
这三部分合理地分隔隔离分散,使互相间的旗子暗记耦合为最小。
G  处理好接地线
    印刷电路板上,电源线和地线最首要。战胜电磁干扰,最首要的手段就是接地。
    对于双面板,地线安设迥殊讲究,经由过程采用单点接地法,电源和地是除夜电源的两端接到印刷线路
板上来的,电源一个接点,地一个接点。印刷线路板上,要有多个返回地线,这些都邑聚到回电源的
阿谁接点上,就是所谓单点接地。所谓模拟地、数字地、除夜功率器件地开分,是指布线分隔隔离分散,而最后
都汇集到这个接地点上来。与印刷线路板以外的旗子暗记相连时,常日采用樊篱电缆。对于高频和数字信
号,樊篱电缆两端都接地。低频模拟旗子暗记用的樊篱电缆,一端接地为好。
    对噪声和干扰异常敏感的电路或高频袈潆声迥殊严重的电路应该用金属罩樊篱起来。
(7)  用好去耦电容。
    好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或**陶瓷电容的高频特征较好。
设计印刷线路板时,每个集成电路的电源,地之间都要加一个去耦电容。去耦电容有两个感导:一方
面是本集成电路的蓄能电容,供应和接收该集成电路开门关门刹时的充放电能;另一方面旁路掉落该器
件的高频袈潆声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感,它的并行共振频率除夜
约在7MHz阁下,也就是说对于10MHz以下的噪声有较好的去耦感导,对40MHz以上的噪声几乎不起感导

    1uf,10uf电容,并行共振频率在20MHz以上,去除高频率噪声的后不雅要好一些。在电源进入印刷
板的处所和一个1uf或10uf的去高频电容往往是有利的,即使是用电池供电的系统也需要这种电容。
    每10片阁下的集成电路要加一片充放电电容,或称为蓄放电容,电容除夜小可选10uf。最好不消电
解电容,电解电容是两层溥膜卷起来的,这种卷起来的构造在高频时显示为电感,最好哄骗胆电容或
聚碳酸酝电容。
    去耦电容值的拔取并不严峻,可按C=1/f较劲争论;即10MHz取0.1uf,对微节制器构成的系统,取
0.1~0.01uf之间都可以。
3、  降低噪声与电磁干扰的一些经验。
(1)  能用低速芯片就不消高速的,高速芯片用在关键处所。
(2)  可用串一个电阻的举措办法,降低节制电路上下沿跳变速度。
(3)  尽量为继电器等供应某种形式的阻尼。
(4)  哄骗知足系统要求的最低频率时钟。
(5)  时钟发生器尽量接近到用该时钟的器件。石英晶体振荡器外壳要接地。
(6)  用地线将时钟区圈起来,时钟线尽量短。
(7)  I/O驱动电路尽量接近印刷板边,让其尽快分隔隔离分散印刷板。对进入印制板的旗子暗记要加滤波,除夜高噪
声区来的旗子暗记也要加滤波,同时用串终端电阻的举措办法,减小旗子暗记反射。
(8)  MCD无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。
(9)  闲置不消的门电路输入端不要悬空,闲置不消的运放正输入端接地,负输入端接输出端。
(10)  印制板尽量哄骗45折线而不消90折线布线以减小高频旗子暗记对外的发射与耦合。
(11)  印制板按频率和电流开关特征分区,噪声元件与非噪声元件要距离再远一些。
(12)  单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用**板
以减小电源,地的容生电感。
(13)  时钟、总线、片选旗子暗记要远离I/O线和接插件。
(14)  模拟电压输入线、参考电压端要尽量远离数字电路旗子暗记线,迥殊是时钟。
(15)  对A/D类器件,数字部分与模拟部分宁可同一下也不要交叉。
(16)  时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚远离I/O电缆。
(17)  元件引脚尽量短,去耦电容引脚尽量短。
(18)  关键的线要尽量粗,并在两边加上珍爱地。高速线要短要直。
(19)  对噪声敏感的线不要与除夜电流,高速开关线平行。
(20)  石英晶体下面以及对噪声敏感的器件下面不要走线。
(21)  弱旗子暗记电路,低频电路四周不要形成电流环路。
(22)  任何旗子暗记都不要形成环路,如弗成避免,让环路区尽量小。
(23)  每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
(24)  用自在量的钽电容或聚酷电容而不消电解电容作电路充放电储能电容。哄骗管状电容时,外壳要接地。
发表于 2011-4-12 14:33:58 | 显示全部楼层
迥殊属意, 丰除夜功率,除夜电流, 模拟旗子暗记电路........
这些关键词我怎么都读不懂,⊙﹏⊙b汗
发表于 2011-4-13 17:57:20 | 显示全部楼层
回复 2# waveguides


    haodongxin    ya
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 20:11 , Processed in 0.021110 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表