一直不太理解后端的一个问题，工艺进步对后端工作影响有多大。

yxw8193

应该说尺寸越小，后端要考虑的问题越多，
在。18甚至更大尺寸时，差不多不要跑SI，
到了。09就好象很有这个必要了我也刚学。。。

king_yeah

各位大侠说的很形象,见识了,谢谢

free2bird

工艺的变化对设计最大的影响是相关环节的模型需要考虑得更加精确了，如线模型，干扰，噪声等，可能在原来工艺中忽略的物理特性的影响加大了，不得不重新评估。

semico_ljj

DR 变化很多！

bjic

我做过65nm的，感觉限制比以前多了
但是也不是太难做，可能技术还不是太成熟吧

multi-erection

工艺越小，集成度越高，会带来散热和功耗的问题！还会出现量子效应！！
线宽越窄，会带来延迟和寄生的问题！！

fred40

我是做SRAM的，虽然不能完全说是后端，但做的也都是底层cell级的电路和layout。基于65nm的工艺的产品技术上比较成熟，可供我们设计的空间比较大，无论是电路拓扑的修改还是最后布线的优化，但是公司最近考虑45nm工艺的下一代产品的时候，明显就多了很多限制，集成度高了之后，许多二级效应越发明显，漏电流将成为一个很大的问题，同时尺寸上的缩小与供应电压的scaling的比例越发不平衡，直接导致功耗和效率上的问题，所以工艺上的进步，反应在后端，特别是底层电路的影响是巨大的，由拓扑的改变直接导致layout的变化，这是后端工程师最直观的反应。