在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 8658|回复: 15

[求助] bandgap实际问题请大牛来指教

[复制链接]
发表于 2011-3-30 19:07:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位N人,小弟最近在设计一个带隙基准电路,要求是在不采用修调技术的前提下,工作电源电压1.5V~3.6V,全温度全工艺角下误差正负10mV,而且要保证流片后不同芯片的的基准输出偏差不得超过设计值20mV。

主要是最后一个要求,一般的工艺晶体管本身在corner下就有10mV左右偏差,而且最主要的误差是运放的失调,一般运放的失调都几个mV,再乘以一个电阻比例系数就会很大了,还没有考虑电阻和其它的适配,所以请高人指点啊,有什么办法或有什么结构减小失调这个问题(由于系统要求,不可能引入时钟进行斩波或是存储消除失调),或者是不用运放的bandgap结构?

望有实际流片经验或大牛指教,有兴趣的也多多交流,共同进步,谢谢啦!!!
发表于 2011-3-31 22:14:47 | 显示全部楼层
用的Banba结构还是Lung结构?
发表于 2011-4-1 21:17:18 | 显示全部楼层
不知所云,低调学习中
发表于 2011-4-2 13:59:35 | 显示全部楼层
没见过有这么NB的带隙基准
发表于 2011-5-5 11:12:14 | 显示全部楼层
要消运放失调,就做大些。
发表于 2011-5-11 18:13:50 | 显示全部楼层
发表于 2011-5-11 19:17:25 | 显示全部楼层
你用的是um还是nm工艺??用CASCODE结构运放试试。
发表于 2011-5-17 01:11:26 | 显示全部楼层
感谢楼主分享
发表于 2011-12-3 10:16:38 | 显示全部楼层
呵呵,这个看工艺了,我们有做过这种基准,在corner下相差就几个毫伏!!!
发表于 2011-12-5 04:54:03 | 显示全部楼层
You minimal supply voltage is 1.5V -> should use Brokaw bandgap cell.
Need better offset -> Use bipolar amplification stage
If you don't have bipolar device -> you need design an CMOS OTA with offset less than ~1mV based on your spec (6sigma<10mv/2), you need a OTA with a large area.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:12 , Processed in 0.020536 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表