设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 求教xilinx fpga 的时序约束问题

发新帖

查看: 2035|回复: 1

[求助] 求教xilinx fpga 的时序约束问题

发表于 2011-3-30 15:52:28 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

当对外部时钟信号加时序约束时，用TNM时序报告没有错误，用TNM_NET时序报告有错误，求问TNM和TNM_NET有什么区别？

相关帖子

回复

发表于 2011-8-14 16:32:22 | 显示全部楼层

他们都是用来分组约束，但是前者不可以通过BUFG

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-22 16:01 , Processed in 0.028932 second(s), 23 queries , Gzip On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表