弱问： 如何确定power mesh线宽和组数

chris_li

对于Core而言， 如果说Power ring还可根据整个core的功耗信息（来自前端仿真）以及Design Rule中metal current density来确定宽度的话，那么在规划power mesh的时候，就显得没有头绪了，而且和下面的流程有些矛盾： 如果在place时power mesh放的过于密， 那么影响stdcell的place，无形中撑大了core(mesh下不能放stdcell和pin access)；放得松了吧，route之后IR drop有严重的地方，如果再加stripe的话， place又要动。 另外， mesh的线宽到底根据什么确定比较准确呢？ 怎样做才能迭代的少一些呢？

请大大指教！

farren

redhawk

paulszicc

mesh当然会影响place routing,但是在高品质高功耗产品中为了防止irdrop是必须的，我所指导的一个公司
它的mesh 是一个密集的gird ,宽度是double min-width, top/次top layer 。mesh pitch大概是20um左右，90nm 7m工艺。 这要具体问题具体分析了。要dr team多讨论并实际迭代得出经验值，从而变成一个公司的spec之类的东西，一个人随意去确定有点随意，呵呵

盗墓者

受教。。。