超大规模集成电路与系统导论周润德译 474页

wys093 · 发表于 2011-3-23 21:41:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

第1章VLSI概论
1.1复杂性与设计
1.1.1设计流程举例
1.1.2VLSI芯片的类型
1.2基本概念
1.3本书安排
1.4参考资料
第1部分硅片逻辑
第2章MOSFET逻辑设计
2.1理想开关与布尔运算
2.2MOSFET开关
2.3基本的CMOS逻辑门
2.3.1非门（NOT门）
2.3.2CMOS或非门（NOR门）
2.3.3CMOS与非门（NAND门）
2.4CMOS复合逻辑门
2.4.1结构化逻辑设计
2.4.2异或门（XOR）和异或非门（XNOR）
2.4.3一般化的AOI和OAI逻辑门
2.5传输门（TG）电路
逻辑设计
2.6时钟控制和数据流控制
2.7参考资料
2.8习题
第3章CMOS集成电路的物理结构
3.1集成电路工艺层
互连线的电阻和电容
3.2MOSFET
3.2.1硅的导电性
3.2.2nFET和pFET
3.2.3FET中的电流
3.2.4栅电容的驱动
3.3CMOS工艺层
3.4FET阵列设计
3.4.1基本门设计
3.4.2复合逻辑门
3.4.3一般性讨论
3.4.4小结
3.5参考资料
3.6习题
第4章CMOS集成电路的制造
4.1硅工艺概述
本章概要
4.2材料生长与淀积
4.2.1二氧化硅
4.2.2氮化硅
4.2.3多晶硅
4.2.4金属化
4.2.5掺杂硅层
4.2.6化学机械抛光
4.3刻蚀
洁净间
4.4CMOS工艺流程
工艺改进
4.5设计规则
4.5.1物理极限
4.5.2电气规则
4.6参考资料
第5章物理设计的基本要素
5.1基本概念
CAD工具
5.2基本结构的版图
5.2.1n阱
5.2.2有源区
5.2.3掺杂硅区
5.2.4MOSFET
5.2.5有源区接触
5.2.6金属层1
5.2.7通孔和多层金属
5.2.8防止闩锁现象
5.2.9版图编辑器
5.3单元概念
5.4FET的尺寸确定和单位晶体管
5.5逻辑门的物理设计
5.5.1NOT单元
5.5.2与非门（NAND）和或非门（NOR）单元
5.5.3复合逻辑门
5.5.4关于版图的小结
5.6设计层次化
5.7参考资料
第2部分从逻辑到电子电路
第6章MOSFET的电气特性
6.1MOS物理学
阈值电压的推导
6.2nFET电流-电压方程
6.2.1SPICE Level 1方程
6.2.2体偏置效应
6.2.3电流方程推导
6.3FET 的RC 模型
6.3.1漏源FET电阻
6.3.2FET电容
6.3.3模型建立
6.4pFET特性
pFET寄生参数
6.5小尺寸MOSFET模型
6.5.1尺寸缩小原理
6.5.2小尺寸器件效应
6.5.3SPICE模型
6.6参考资料
6.7习题
第7章CMOS逻辑门电子学分析
7.1CMOS反相器的直流特性
7.2反相器的开关特性
7.2.1下降时间计算
7.2.2上升时间
7.2.3传播延时
7.2.4一般分析
7.2.5反相器电路小结
7.3功耗
7.4DC特性：与非门（NAND门）和或非门（NOR门）
7.4.1与非门（NAND门）分析
7.4.2或非门（NOR门）
7.5与非门和或非门的暂态响应
7.5.1NAND2开关时间
7.5.2二输入或非门（NOR2）的开关时间
7.5.3小结
7.6复合逻辑门的分析
功耗
7.7逻辑门过渡特性设计
7.8传输门和传输管
7.9关于SPICE 模拟
7.10参考资料
7.11习题
第8章高速CMOS逻辑电路设计
8.1门延时
8.2驱动大电容负载
在反相器链中使延时最小
8.3逻辑努力（Logical Effort）
8.3.1基本定义
8.3.2一般化情形
8.3.3级数的优化
8.3.4逻辑面积
8.3.5分支情况
8.3.6小结
8.4BiCMOS驱动器
8.4.1双极型管的特性
8.4.2驱动电路
8.5参考资料
8.6习题
第9章CMOS逻辑电路的高级技术
9.1镜像电路
9.2准nMOS电路
9.3三态电路
9.4时钟控制CMOS
9.5动态CMOS 逻辑电路
9.5.1多米诺逻辑
9.5.2动态逻辑电路的功耗
9.6双轨逻辑电路
9.6.1CVSL
9.6.2互补传输管逻辑
9.7参考资料
9.8习题
第3部分VLSI系统设计
第10章用Verilog——硬件描述语言描述系统
10.1基本概念
10.2结构化的门级模型
Verilog举例
10.3开关级建模
10.4层次化设计
10.5行为级和RTL建模
10.6参考资料
10.7习题
第11章常用的VLSI系统部件
11.1多路选择器
11.2二进制译码器
11.3相等检测器和比较器
11.4优先权编码器
11.5移位和循环操作
11.6锁存器
11.7D触发器
11.8寄存器
11.9综合的作用
11.10参考资料
11.11习题
第12章CMOS VLSI运算电路
12.1一位加法器电路
12.2串行进位加法器
12.3超前进位加法器
12.3.1曼彻斯特进位链
12.3.2扩展为宽位加法器
12.4其他高速加法器
12.4.1进位旁路电路（Carry-Skip Circuits）
12.4.2进位选择加法器（Carry-Select Adder）
12.4.3进位保留加法器（Carry-Save Adder）
12.5乘法器
12.5.1阵列乘法器
12.5.2其他乘法器
12.6小结
12.7参考资料
12.8习题
第13章存储器与可编程逻辑
13.1静态RAM
13.2SRAM阵列
13.3动态RAM
13.3.1DRAM 单元的物理设计
13.3.2分割字线结构
13.4ROM阵列
用户编程ROM
13.5逻辑阵列
13.5.1可编程逻辑阵列
13.5.2门阵列
13.6参考资料
13.7习题
第14章系统级物理设计
14.1大规模集成电路的物理设计
14.2互连线延时模型
14.2.1信号延时与连线长度的关系
14.2.2对互连线延时的考虑
14.3串扰
有关串扰的考虑
14.4互连线的尺寸缩小
14.5布局布线
14.6输入和输出电路
14.6.1输入电路
14.6.2输出驱动器
14.7电源的分配和功耗
同时切换引起的噪声
14.8低功耗设计考虑
14.9参考资料
14.10习题
第15章VLSI时钟和系统设计
15.1时钟控制触发器
经典的状态机
15.2CMOS时钟方式
15.2.1钟控逻辑链
15.2.2动态逻辑链
15.3流水线系统
15.4时钟的产生和分配
15.4.1时钟的稳定和产生
15.4.2时钟布线与驱动器树结构
15.5系统设计考虑
15.5.1位片式设计
15.5.2cache存储器
15.5.3脉动系统和并行处理
15.5.4小结
15.6参考资料
第16章VLSI电路的可靠性与测试
16.1一般概念
可靠性建模
16.2CMOS测试
16.2.1CMOS故障模型
16.2.2门级测试
16.2.3?IDDQ?测试
16.3测试生成方法
16.3.1静态CMOS逻辑门
16.3.2故障的逻辑影响
16.3.3路径的敏化
16.3.4D算法
16.3.5布尔差分
16.4小结
16.5参考资料