警辟小短文：CMOS 版图设计中对电源总线噪声的考虑

zheng_s_p · 发表于 2007-6-28 11:15:22

这种好文一定要顶

fengming · 发表于 2007-8-26 13:07:12

讲的挺好么，怎么能没人回复呢

kevinlin · 发表于 2007-8-26 15:37:22

是不错，把重要性说出来了，能不隐含更多的细节就更好了：）

bluebaby · 发表于 2007-8-29 23:36:10

sdfsffadssa

bluebaby · 发表于 2007-8-29 23:38:27

sdfsffadssa

semico_ljj · 发表于 2008-1-16 22:32:15

Good!

alex_bai · 发表于 2008-1-17 09:27:46

jingxin_xd · 发表于 2008-6-13 15:38:44

收了，谢谢

alvinxu · 发表于 2008-6-13 19:02:50

给兄弟一定要顶起来...

alvinxu · 发表于 2008-6-13 19:16:00

原帖由 semico_ljj 于 2006-10-20 09:01 发表

 登录/注册后可看大图

本文所描述的噪声现象不是由于热噪声或者电荷散射所引起的，而是由于CMOS I/O驱动器的输出管脚上的电平变化，在电源总线(VDD和VSS)上产生的噪声电压所引起的，被称为电源总线噪声(power bus noise)。　　我们知道， ...

有点不解?

"输出驱动器及分配　　为了减小每个输出驱动器在输出电平变化时流入电源总线上的电流尖峰，在驱动器与电源总线连接通道上加入噪声限制电阻，这对大电流驱动是非常必要的。"

电阻的数值如何定呢?
是怎样滤噪,R,C?电源总线的L, R 还是别的原因? 如过电阻数值定义的稍大那在大电流驱动时,瞬间被拉低的电位会不会很低?

警辟小短文：CMOS 版图设计中对电源总线噪声的考虑

浏览过的版块

站长推荐 /1