在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: kata

在FPGA/CPLD中实现AD或DA的文章,英文,Verilog

[复制链接]
发表于 2010-10-11 18:43:16 | 显示全部楼层
看没有看,听名字就知道就绝对的好东西。
发表于 2010-10-12 18:44:39 | 显示全部楼层
这个真牛叉啊!
发表于 2010-11-2 14:46:02 | 显示全部楼层
看看见过没
发表于 2011-3-20 01:06:29 | 显示全部楼层
thank you
发表于 2011-3-20 07:37:18 | 显示全部楼层
回复 1# kata

终于可以回复了。。。
发表于 2011-5-1 19:35:59 | 显示全部楼层
看看先,呵呵,谢谢楼主
发表于 2011-5-1 22:06:49 | 显示全部楼层
非常不错的资料。。。。
发表于 2011-5-6 17:28:04 | 显示全部楼层
英文的啊 看不懂
发表于 2012-3-20 18:50:02 | 显示全部楼层
回复 1# kata


    谢谢了!!!!!
发表于 2012-3-20 18:52:11 | 显示全部楼层
回复 1# kata

谢谢分享!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 19:19 , Processed in 0.027627 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表