设为首页收藏本站

切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《Verilog HDL 高级数字设计》的所有代码

12 3 / 3 页下一页

发新帖

查看: 6481|回复: 25

[资料] 《Verilog HDL 高级数字设计》的所有代码

发表于 2011-3-7 22:28:37 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

西里提的《Verilog HDL 高级数字设计》中的所有代码...

Models and Testbenches 11_10_2004.rar

388.35 KB, 下载次数: 202, 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

发表于 2011-3-7 22:58:55 | 显示全部楼层

working on it

回复支持反对

发表于 2011-3-7 23:07:04 | 显示全部楼层

有书吗发一下

回复支持反对

发表于 2011-3-8 08:34:49 | 显示全部楼层

呵呵，谢谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-8 10:22:47 | 显示全部楼层

kankan

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-8 16:41:09 | 显示全部楼层

欣赏一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-8 18:58:16 | 显示全部楼层

谢谢~~~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-9 09:45:28 | 显示全部楼层

非常感谢。

EETOP创芯人才网职位发布入口

回复支持反对

在路上。。。

发表于 2011-3-9 19:02:52 | 显示全部楼层

好人啦！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-9 22:05:37 | 显示全部楼层

非常感谢。

回复支持反对

12 3 / 3 页下一页

发新帖

站长推荐 /1

|小黑屋|手机版|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-2 17:52 , Processed in 0.029324 second(s), 10 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

Copyright © 2001-2021, Tencent Cloud.

快速回复 返回顶部 返回列表