在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6287|回复: 5

[求助] xilinx中map是什么??

[复制链接]
发表于 2011-3-6 17:57:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大虾, 请问一下,用ise时,map是什么意思,有什么作用??
发表于 2011-3-6 21:41:45 | 显示全部楼层
就是将综合后的网表映射成器件能使用的基本库,如lut,dff之类的。
发表于 2011-3-7 11:04:44 | 显示全部楼层
在 Atera Quartus II 中, 合成的過程亦教 Map 。
 楼主| 发表于 2011-3-7 11:48:21 | 显示全部楼层
回复 2# tonylzez


   Map能不能更改网表的连接关系,能不能删除某些连接关系?
发表于 2011-3-7 14:06:14 | 显示全部楼层
map是自动程序,你要删除连接关系的话,需要使用工具中对应的子工具去进行,xilinx的话好像是叫planhead吧。
发表于 2011-3-9 22:49:10 | 显示全部楼层
回复 4# chanon


    当然可以直接修改map后的网表了,不过一般网表规模很大,手工改的话极易出错。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 07:55 , Processed in 0.025394 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表