ESD 及LATCH UP版图注意事项

nilaomu · 发表于 2018-1-26 08:53:16

非常感谢

nilaomu · 发表于 2018-1-26 09:49:24

非常感谢

nilaomu · 发表于 2018-1-29 09:03:57

非常感谢

kwxsp · 发表于 2018-2-2 21:40:46

谢谢分享~~~~~~~~

yihongq · 发表于 2018-5-25 00:09:32

不错的资料

hilary717 · 发表于 2018-7-13 11:13:39

看到评论就想下载看看里面到底是什么经典的四句，就是下面这个，也不用麻烦大家再下载了。。。。。。

版图设计无论数字模拟ESD 及LATCH UP都是重要的考虑问题,我把我的一点经验总结了一下,也许大家都知道了,看了后可别笑我是班门弄斧啊!

1.GATE接PIN的内部连接最好经过一个小电阻,此电阻不用太大,也没有必要准,一般选择方块电阻较低的物资做,但要注意此电阻不能影响正常功能.

2.每个与PIN连接的MOS漏极与GATE的距离要比正常的拉大一些.如果是采用高压制成则按高压MOS画法.若PIN接的是MOS漏极,则此MOS要用两层guard ring围绕.一层接VDD 一层接GND.

3.输出之驱动极PMOS NMOS距离要拉开.

4.施密特触发器中那两颗特殊MOS(接GND的PMOS和接VDD的NMOS)要用guard ring围.

texasjiang · 发表于 2018-11-6 18:15:25

学习中！

erickent · 发表于 2020-8-22 14:40:55

谢谢分享

ttliu666 · 发表于 2020-9-3 14:30:55

xxx学习学习

ttliu666 · 发表于 2020-9-3 14:36:01

学习学习学习学习学习学习学习学习学习学习学习学习学习学习

[原创] ESD 及LATCH UP版图注意事项

站长推荐 /2