IC验证需要什么呢

qq847941010

我公司居然是verilog验证，太落后了。这样耗费大量的人力；效率低下。
还是要高屋建瓴

jujishoudong

汗，这个你是哪个公司的呢，能不能说下这方面的情况的啊……

justin0428

熟悉一种基本的语言 verilog 一种仿真工具 nc/modelsim/vcs 一种综合工具推荐dc

dengtyu

语言(SV)+工具(VCS/QUESTASIM/NC=)+方法(OVM,VMM,UVM=)+测试用例分解

dengtyu

语言(SV)+工具(VCS/QUESTASIM/NC=)+方法(OVM,VMM,UVM=)+测试用例分解
dengtyu 发表于 2011-3-15 10:57

                               
登录/注册后可看大图

    还要加上脚本（perl+tcl。。）

jujishoudong

哎，时间好紧，竟然还有那么多要学的，继续努力……

zhangruibbs

只要做几个项目，经验就慢慢来了，
空想是不能有经验进步的

Hvyikey

顶！顶！有经验的人分享经验啊。

hover99

回复 21# qq847941010


    对于有些设计，verilog并不一定落伍。

richyrichy

IC verification -->

If it's backend verification, you need to understand tools like StarRC, Calibre

If it's CAD engineers helping front end verification, you need to learn tools like PrimeTime, Formality.

If you plan to join a large IC design company with dedicated design verification team, you may need to know SystemC or SystemVerilog. But many small to middle sized IC design houses do not have such kind of job definition.