FPGA中浮点核运用实例-VHDL语言

zhangtaozt · 发表于 2011-3-1 10:55:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 zhangtaozt 于 2011-3-1 16:00 编辑

浮点运算对于做软件的人来说是相当地熟悉了，但浮点在硬件中的运用却是非常至少。所以资料找起来很是麻烦。小弟也是查阅了各种资料，才将xilinx公司提供的浮点软核用了起来。经过Modelsim仿真通过，验证了其正确性。下面将我做的一个实例发上来，供需要的同志们参考，也增加点捉襟见肘的信元。
另加上在IP generator界面中遇到的各个端口的中文解释。

liuyongchong · 发表于 2011-3-3 18:57:21

有没有verilog的，呵呵

zhangtaozt · 发表于 2011-3-3 19:11:19

回复 2# liuyongchong

不好意思啊，本来想学Verilog的，但我的师兄，老师都是做VHDL的。但只要看懂了时序和思路，两者还是相通的。

fengbo_ily · 发表于 2011-3-19 22:43:52

挺好的！加油

zbzxj0118 · 发表于 2011-5-6 11:34:22

先顶，有用

[原创] FPGA中浮点核运用实例-VHDL语言

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1