为什么给折叠共源共栅运放加入boost后GBW变大了？

hsh22 · 发表于 2011-3-16 11:26:06

本帖最后由 hsh22 于 2011-3-16 11:28 编辑

BTW，不管是从电路的分析还是仿真，我怎么都没发现Gain-Boosted的GBW有太大提高呢？？除非是Doublet设计的不恰当造成的

goodsilicon · 发表于 2011-3-16 11:53:13

离远了就不叫doublet了，配不上对了。

guomin1437 · 发表于 2011-3-16 14:06:25

本帖最后由 guomin1437 于 2011-3-16 14:08 编辑

好长时间不看电路了
gain－boost应该不增加GBW的，你看下你的phase margine在不加gain－boost是不是小于45，加了以后大于了45度，如果是这样的话，那应该是第二个极点从GBW内推到GBW外了吧
另外，可以借助工具看下所有的零级点分布

lgy747 · 发表于 2011-3-16 23:08:59

好长时间不看电路了
gain－boost应该不增加GBW的，你看下你的phase margine在不加gain－boost是不是小于45 ...
guomin1437 发表于 2011-3-16 14:06

登录/注册后可看大图

说的正确，很好。只有第2极点低于GBW的时候，该极点的移动才会影响GBW，楼主属于这种情况，这时相位裕度一定很小。当第2极点大于GBW时，不管极点如何变化，GBW都保持不变。从楼主的描述可知，该极点对应在goodsilicon说的节点上，这么低阻抗的节点竟然是第2极点，估计不大可能是2级运放。

California · 发表于 2011-3-17 00:13:28

本帖最后由 California 于 2011-3-17 00:45 编辑

又仔细分析了下，我个人的观点：应该是doublet的影响，如果p>z则GBW增大，如果p
hsh22 发表于 2011-3-13 20:57

登录/注册后可看大图

没想到这个帖子还这么火！
再次发表下个人观点，欢迎大家讨论之！
1. 直观理解：
——Auxiliary gain-booster会使得cascode N/PMOS的源端看进去的等效阻抗减小约1/Av_gainboost。
此处的Av_gainboost是频率的函数。因此，当Av_gainboost大于1(DC或低频处)时,Cascode管源端看进去的阻抗才会有效地降低；而在高频处，由于Auxiliary gain-booster的UGBW<Wp2，即在第二极点处Av_gainboost是一个小于1的值，因此并不会有效地把Opamp的第二极点推向更高的频率。
因此，参考K.Bult那篇经典论文的结论：“设计合理的”auxiliary gain-booster对UGBW及第二极点P2（也即对PM）影响很小。

2. 建议大家可以尝试下推导：
个人比较赞同15#hsh22 的回复:“应该是doublet的影响，如果p>z则GBW增大，如果p<z则GBW减小，和辅助运放的设计有关。因为忽略doublet时，Bult推导出的GBW是近似不变的，不可能差那么大”。

K. Bult的这篇经典论文，在此再次向大家推荐（可能有点多余了，大家应该都接触过此篇经典论文了。）：
——A Fast-Settling CMOS Op Amp for SC Circuits with 90-dB DC Gain。
虽然这篇论文中没有详细地写出推导步骤，但给出的Design Guideline，却是很有参考价值的哦！