设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR SDRAM控制器的VHDL代码已经测试
123
返回列表 发新帖
楼主: interlm

[资料] DDR SDRAM控制器的VHDL代码已经测试

[复制链接]
发表于 2015-11-11 10:57:20 | 显示全部楼层
确定是自己写的吗
回复 支持 反对

使用道具 举报

david69
发表于 2015-11-11 14:08:00 | 显示全部楼层
好东西，感谢分享!!
回复 支持 反对

使用道具 举报

asymbol
发表于 2016-2-6 17:24:29 | 显示全部楼层
verilog的
回复 支持 反对

使用道具 举报

pol123
发表于 2016-2-7 15:21:40 | 显示全部楼层
不错，不来看看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-5-17 16:48:33 | 显示全部楼层
目测楼主自己也没看内容，anyway，还是表示感谢吧
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2016-5-18 09:43:59 | 显示全部楼层
谢谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-6-20 10:46:38 | 显示全部楼层
有没有Verilog版本的啊
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

guolh
发表于 2016-6-22 09:47:26 | 显示全部楼层
学习～~~~~~~~~~~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-6-23 18:07:43 | 显示全部楼层
学习谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 11:23 , Processed in 0.017147 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表