高级verilog RTL 设计指导

stone14041 · 发表于 2011-2-19 10:34:49

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 stone14041 于 2011-2-20 21:10 编辑

STARC RTL STYLE GUIDE.pdf (7.12 MB , 下载次数: 1183 )
本资料是由半导体设计协会专门为IC设计工程师们所编写的rtl设计规范。本书中涉及到信号命名规则，同步异步信号处理，以及testbench编写方法，scan时相关信号处理，以及dc综合时的相关注意事项等等。

geionbhyad · 发表于 2011-2-19 12:02:26

非常感谢。。。

risccpu · 发表于 2011-2-19 14:31:57

thanks.

smb29 · 发表于 2011-2-19 15:20:45

谢谢哦，哈哈，感谢非常

stone14041 · 发表于 2011-2-20 07:52:01

回复 4# smb29

这么好的资料没人要，真是可惜

ass004 · 发表于 2011-2-20 10:21:45

w ww.docin.com/p-61656496.htm l
楼主是不是发的这个，上面去个空格

lvtv · 发表于 2011-2-20 12:51:43

分成了5部分。。

stone14041 · 发表于 2011-2-20 20:36:00

不好意思，没什么钱啊

cuteboy07 · 发表于 2011-2-20 22:29:31

应该不错吧。谢谢了

risccpu · 发表于 2011-2-25 22:25:05

thanks.

账号		自动登录	找回密码
密码			注册

[资料] 高级verilog RTL 设计指导

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1