设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › altera的代码规范Verilog Coding Style Proposal_final ...
123
返回列表 发新帖
楼主: lbyzsf

[资料] altera的代码规范Verilog Coding Style Proposal_final

[复制链接]
earnway998
发表于 2015-2-8 03:07:26 | 显示全部楼层
感谢分享
回复 支持 反对

举报

FinFET
发表于 2015-2-8 04:19:25 | 显示全部楼层
学习学习
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

josemari66
发表于 2015-2-18 16:27:29 | 显示全部楼层
感谢分享！
回复 支持 反对

举报

河源皮
发表于 2019-9-17 10:55:00 | 显示全部楼层
Verilog Coding Style Proposal_final.pdf
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

S_tingting
发表于 2019-10-17 09:19:47 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

beyondcd
发表于 2019-10-17 11:40:07 | 显示全部楼层
学习了，谢谢！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zindy
发表于 2021-2-10 08:32:54 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

abeey
发表于 2021-2-11 23:24:19 | 显示全部楼层
支持一下。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:37 , Processed in 0.017950 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表