在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4323|回复: 10

[求助] 用dsp builder 实现设计,可行性?!!!

[复制链接]
发表于 2011-2-8 15:32:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
是否可以从matlab直接实现到FPGA

关键的要求有哪些?

不能实现的部分如果手写Verilog,如何与自动生成的模块互联?

该DSP工具的实现原理是什么?

拜谢各位大虾!!

发表于 2011-2-8 21:41:27 | 显示全部楼层
是可以matlab直接到FPGA,关于细节问题,厂商的工具说明里面已经说的很详细了,至于原理就是高层模型到RTL层的翻译而已,其实效率还是有限,很适合通用设计
 楼主| 发表于 2011-2-11 13:07:04 | 显示全部楼层
多谢!
试试再说
发表于 2011-2-15 14:09:25 | 显示全部楼层
其实就是用Simulink搭建模块,没有那么神奇。
发表于 2011-2-16 05:54:30 | 显示全部楼层
能否详细解释一下
发表于 2011-2-16 12:06:56 | 显示全部楼层
可以考虑DSP_Builder Advanced。
发表于 2011-2-18 19:35:03 | 显示全部楼层
资源耗费多,效率低下,如果研发周期短,可以采用
发表于 2011-3-1 07:57:00 | 显示全部楼层




    看来版主对基于模型设计还很肤浅啊,哈哈,要多学少动!
发表于 2011-3-4 19:22:26 | 显示全部楼层
可以的,也刚刚在学
发表于 2011-5-18 22:56:09 | 显示全部楼层
呵呵,学到了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 07:09 , Processed in 0.040772 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表