设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › system verilog的一些资料

发新帖

查看: 1773|回复: 6

[资料] system verilog的一些资料

发表于 2011-1-24 14:21:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

SystemVerilog Assertions.pdf (11.41 MB, 下载次数: 35 )

SystemVerilog_For_Design__Springer-2nd_Ed-2006_.pdf (2.88 MB, 下载次数: 18 )

相关帖子

回复

发表于 2011-1-26 10:07:09 | 显示全部楼层

谢谢啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-1-27 14:24:29 | 显示全部楼层

kan kan

回复支持反对

发表于 2011-2-11 16:57:34 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2011-2-11 23:32:20 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-2 15:38:28 | 显示全部楼层

是不是标题是英语的,那内容就是英语的呀.英语对我来说,还是太难啦

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-4-2 22:30:08 | 显示全部楼层

第一次貌似没怎么见过，多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-20 15:27 , Processed in 0.021124 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表