在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: kevinwjs

[资料] synthesizable SDRAM controller Core--verilog

[复制链接]
发表于 2016-7-29 15:28:06 | 显示全部楼层
thnx!
发表于 2016-7-29 15:48:12 | 显示全部楼层
好东西,感谢分享!!
发表于 2016-7-30 16:12:31 | 显示全部楼层
谢谢楼主分享
发表于 2016-8-30 09:35:06 | 显示全部楼层
不知道能不能直接综合用~
发表于 2016-9-11 19:57:14 | 显示全部楼层
正在学习,谢谢楼主。
发表于 2017-4-14 09:26:17 | 显示全部楼层
正在学习,好好研究一下
发表于 2018-4-9 08:07:08 | 显示全部楼层
谢谢分享!
发表于 2018-5-7 12:09:02 | 显示全部楼层
synthesizable SDRAM controller Core--verilog
发表于 2018-5-7 12:12:02 | 显示全部楼层
synthesizable SDRAM controller Core--verilog
发表于 2018-5-9 09:57:54 | 显示全部楼层
你好,谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-4 04:18 , Processed in 0.026909 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表