设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › 分享一个好东西：verilog代码美化工具

1 ... 5 6 7 8 9 10 11 1213 / 13 页

返回列表发新帖

楼主: idbi

[资料] 分享一个好东西：verilog代码美化工具

发表于 2019-10-8 11:20:02 | 显示全部楼层

good share

回复支持反对

使用道具举报

发表于 2019-10-8 22:23:34 | 显示全部楼层

pipida 发表于 2011-1-17 05:53
我来帮帮楼主

ASIC/FPGA Design and Verification Out Source Services

thanks for sharing

回复支持反对

使用道具举报

发表于 2019-10-8 22:24:42 | 显示全部楼层

thanks for sharing

回复支持反对

使用道具举报

发表于 2020-3-29 13:14:18 | 显示全部楼层

谢谢分享~~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-8-18 19:02:54 | 显示全部楼层

thanks!!!!!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2023-5-8 16:08:38 | 显示全部楼层

看看

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2023-5-8 16:17:17 | 显示全部楼层

Thanks！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

一只有梦想的狼

发表于 2023-7-28 00:21:29 | 显示全部楼层

谢谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

1 ... 5 6 7 8 9 10 11 1213 / 13 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-5 20:26 , Processed in 0.013556 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表