在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2966|回复: 6

[求助] xilinx全局时钟的问题??

[复制链接]
发表于 2011-1-15 13:03:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大虾,有没有不使用专用时钟引脚输入,而使用xilinx 全局fpga时钟布线,谢谢??
发表于 2011-1-15 14:48:35 | 显示全部楼层
貌似没有办法
发表于 2011-1-15 23:05:43 | 显示全部楼层
不是可以使用 bufg
发表于 2011-1-16 15:12:19 | 显示全部楼层
在低速状态下没有问题,有一个参数,
在系统里面设置以后就不会报error了
只是报warning
但是从时序收敛的角度来讲,不建议这样,
发表于 2011-1-16 22:44:01 | 显示全部楼层
当然可以,全局资源可以由普通逻辑资源驱动
不使用专用的时钟输入资源会增加你时钟的抖动,降低时钟的性能
发表于 2011-1-17 11:01:50 | 显示全部楼层
会帮你自动把内部产生的信号接到全局时钟线上。
不过,好像以前旧版的ISE不行,12以上是可以的。
发表于 2011-1-17 12:03:38 | 显示全部楼层
大家都很厉害,要学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-29 12:19 , Processed in 0.023210 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表