在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
楼主: szbluefly

[讨论] DDR3 的Fly by设计

[复制链接]
发表于 2016-10-9 11:20:21 | 显示全部楼层
关于这个flyby 我写过研究生论文。
世上没有绝对的事。
要不要用Fly-by是根据你自己的设计要求决定的。
如果你的颗粒很少 比如 X86 2x32bit per CH, 可以考虑用T。
因为是On-board, 你可以尽量做好PCB Trace layout, SI&EMC可以做好的。
如果你很多颗粒,8X, or 16X, 那基本上要用Fly-by.

Fly-by 的最主要的目的是为了控制SI问题, 让信号的阻抗匹配,termination更容易控制。
但是用Fly-by会同时引入Time skew的问题, 也就是时钟到达各个颗粒的时间和数据到达的时间不一致, 产生Skew, 这个一定要BIOS和Memory控制器来做Leveling才可以消除的。 当然大的memory controller 厂商都可以做的。

T型结构要求时钟和控制类信号要很好的对称,各个分支的点要选好, 还有走线的阻抗要控制好, 端接点比较难控制。。。对于DDR3 和DDR4的多颗粒模块来说, Fly-by是唯一的选择。

另外提一句, LPDDR3, LPDDR4基本上还是用T结构。 这个是因为这个接口信号发生了很大变化, 每个channel的位宽也比较大。
发表于 2016-10-27 15:42:36 | 显示全部楼层
谢谢分享,看看
发表于 2016-11-3 15:29:44 | 显示全部楼层
感谢分享,学习了
发表于 2017-7-18 20:38:41 | 显示全部楼层
谢谢楼主分享
发表于 2022-8-24 21:11:28 | 显示全部楼层

谢谢分享!!!1
发表于 2022-10-25 13:22:41 | 显示全部楼层
学习学习,应该很用
发表于 2023-12-4 13:48:44 | 显示全部楼层
感谢分享!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 19:40 , Processed in 0.031182 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表