DDR3 的Fly by设计

bray · 发表于 2012-6-15 17:12:29

感谢楼主

appla · 发表于 2012-7-6 17:37:34

回复 1# szbluefly

谢谢

ingwt · 发表于 2012-9-14 10:03:15

Write leveling
− tDQSS must be ±0.25 tCK

为什么？

ikey · 发表于 2013-1-9 10:49:32

本帖最后由 ikey 于 2013-1-9 10:50 编辑

个人理解，fly-by topology之所以使用比较多可能是考虑到实际Design中MC与DDR mem之间还有PHY，如果使用fly-by拓补结构，相比T，这个PHY可以较方便地做成IP block，其pin也容易摆放，公司可以单独拿IP出来作生意，比如ARM。

ikey · 发表于 2013-1-9 10:52:26

回复 1# szbluefly

个人理解，fly-by topology之所以使用比较多可能是考虑到实际Design中MC与DDR mem之间还有PHY，如果使用fly-by拓补结构，相比T，这个PHY可以较方便地做成IP block，其pin也容易摆放，公司可以单独拿IP出来作生意，比如ARM。

sunxkechd · 发表于 2013-1-26 10:22:04

感谢了，好东东

hyjha · 发表于 2013-1-29 21:20:16

感谢,O(∩_∩)O哈哈~

nwcstmichael · 发表于 2013-3-7 14:06:34

非常的NICE啊！

changying8866 · 发表于 2013-3-12 13:11:11

本帖最后由 changying8866 于 2013-3-12 13:14 编辑

除了fly by在布线方面比T好布外，其信号完整性也比T形好，具体micro专门有文档介绍的，通过板子的仿真来对比眼图，另外还有一个重要的原因是DDR3引入了write leveling的技术，可以在地址线不等长的情况下，校准时序。

sxlwzl · 发表于 2013-4-8 11:38:45

xuexile

[讨论] DDR3 的Fly by设计

站长推荐 /2



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！