在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: benemale

[原创] 【清晰版】Xilinx ISE Design Suite 10.x FPGA开发指南: DSP、嵌入式与高速传输篇

[复制链接]
发表于 2011-7-5 15:49:38 | 显示全部楼层
virtex 5
回复 支持 反对

使用道具 举报

发表于 2011-7-5 16:23:30 | 显示全部楼层
GMIIGMII
回复 支持 反对

使用道具 举报

发表于 2011-7-5 16:31:16 | 显示全部楼层
要模块功能设计
回复 支持 反对

使用道具 举报

发表于 2011-7-5 16:38:34 | 显示全部楼层
要模块功能设计
回复 支持 反对

使用道具 举报

发表于 2011-7-5 16:48:19 | 显示全部楼层
Virtex-5 FXT FPGA推出新版开发套件
回复 支持 反对

使用道具 举报

发表于 2011-7-5 16:52:17 | 显示全部楼层
用V5做过千兆以太网
回复 支持 反对

使用道具 举报

发表于 2011-7-5 16:54:42 | 显示全部楼层
用V5做过千兆以太网
回复 支持 反对

使用道具 举报

发表于 2011-7-5 16:56:56 | 显示全部楼层
Xilinx ISE Design Suite 10.x FPGA开发指南.逻辑设计篇
回复 支持 反对

使用道具 举报

发表于 2011-7-5 16:59:11 | 显示全部楼层
Xilinx ISE Design Suite 10.x FPGA开发指南.逻辑设计篇
回复 支持 反对

使用道具 举报

发表于 2011-7-5 17:11:55 | 显示全部楼层
Xilinx ISE Design Suite 10.x FPGA开发指南.逻辑设计篇
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 02:20 , Processed in 0.017671 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表