请教ASIC后端工程师的问题

neuqliang · 发表于 2010-12-23 19:41:22

您需要登录才可以下载或查看，没有账号？注册

x

我最近面试了一家公司是做芯片的应聘的ASIC后端工程师，我现在只会VERILOG 不知道做ASIC后端还需要什么技能用什么软件请告诉指点下

gaurson · 发表于 2010-12-24 12:06:01

如果是纯粹的后端，应该更多使用脚本语言比较多，使用的都是综合和时序分析的工具，当然也许会需要你对网表结构也要有一定的认识，基本上和verilog关系不大了。

86497689 · 发表于 2010-12-24 15:37:48

后端的主要是做布局布线的工作。是把门级网表生成layout的过程。只懂Verilog的话，难度很大。
你需要了解数字电路，模拟电路。半导体物理和固体电子学等课程

neuqliang · 发表于 2010-12-25 07:52:24

回复 2# gaurson

面试我的工程师没有和我说这么多貌似就用到VERILOG 和时序约束什么的要用到什么软件啊

gaurson · 发表于 2010-12-26 11:27:59

各个FPGA厂家的集成开发环境都有自己的HDL编译环境和相关的时序分析工具，专用的时序分析工具应该是primetime这一款软件吧，我不是做后端的，具体细节不是很清楚，不过只知道verilog确实是不够的。我想你应该知道各厂家的集成开发环境的工具吧？

linckcheng · 发表于 2010-12-27 02:00:19

受教了

[求助] 请教ASIC后端工程师的问题