设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 学verilog一定要会RTL吗？
返回列表 发新帖
查看: 2966|回复: 5

学verilog一定要会RTL吗？

[复制链接]
mage1982
发表于 2005-7-14 11:28:28 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
是不是必须要学会人工将VERILOG转成RTL啊？？？
回复

举报

andyzh
发表于 2005-7-14 16:22:54 | 显示全部楼层

学verilog一定要会RTL吗？

verilog 写的设计不就是RTL级代码吗？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

chrisdy
发表于 2017-4-12 03:11:14 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

dafei4057
发表于 2017-4-12 09:53:12 | 显示全部楼层
RTL代码难道不是Verilog写的么？
回复 支持 反对

举报

教父
发表于 2017-4-12 14:43:50 | 显示全部楼层
这个问题很邪乎
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

YYFFLLMMNN
发表于 2017-5-11 14:43:06 | 显示全部楼层
这个问题信息量很大。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 03:43 , Processed in 0.019640 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表