设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 弱弱地问一声
返回列表 发新帖
查看: 2154|回复: 3

[求助] 弱弱地问一声

[复制链接]
发表于 2010-12-20 09:41:36 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
我是用VHDL写的FPGA程序，可以用System Verilog验证VHDL程序吗？
程序

相关帖子
回复

使用道具 举报

发表于 2010-12-20 12:08:32 | 显示全部楼层
当然可以。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-12-20 12:16:18 | 显示全部楼层
当然可以
回复 支持 反对

使用道具 举报

发表于 2010-12-21 12:08:15 | 显示全部楼层
可以啊，sysvlog目前主要是验证用
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 02:53 , Processed in 0.019004 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表