在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 89274616

[资料] verilog数字系统设计--RTL综合,测试平台与验证光盘附带实例。很不错的verilog实例

[复制链接]
发表于 2014-3-24 09:37:14 | 显示全部楼层
谢谢哦,先下来看看,好的话,就去买一下做参考
发表于 2014-6-14 19:17:31 | 显示全部楼层
发表于 2014-8-15 09:46:45 | 显示全部楼层
Good. I'm looking forward to haing manual of RTL compiler
发表于 2014-8-15 14:05:10 | 显示全部楼层
回复 1# 89274616


   it is famous thing, it is great.
发表于 2014-8-15 19:35:35 | 显示全部楼层
值得参考。。。
发表于 2014-9-30 15:01:21 | 显示全部楼层
xuexuexuexue
发表于 2014-9-30 19:28:45 | 显示全部楼层
標記一下
最近再複習verilog
发表于 2014-10-3 17:11:33 | 显示全部楼层
谢谢分享
发表于 2014-10-3 18:21:03 | 显示全部楼层
谢谢啊
发表于 2014-10-4 22:32:09 | 显示全部楼层
有总结一番 就更好了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 01:51 , Processed in 0.021870 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表