在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3170|回复: 4

问:ASIC与FPGA类设计的区别有哪些?

[复制链接]
发表于 2006-10-12 13:05:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我是初学者,还有就是FPGA设计的软件模块是怎样与硬件端口对应的,是在版图布局的时候指定的吗?是自动指定还是人工分配呢?
发表于 2006-10-12 13:55:09 | 显示全部楼层
fpga的spec会有端口的对应表的,应该是版图布局的时候指定的
发表于 2006-10-16 11:15:52 | 显示全部楼层

回复 #1 fiats 的帖子

you can specify pad assignment in UCF file for Xilinx FPGA
发表于 2006-10-17 08:09:32 | 显示全部楼层
Altera的在Quartus综合之前就必须指定好端口映射
自动分配基本上没有任何意义,因为你通常是要用到板上的其他资源
发表于 2006-10-20 18:00:32 | 显示全部楼层
这个东西还是分为2类的...具体什么我也记得不清楚了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 04:08 , Processed in 0.022658 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表