在VCS中对FPGA设计进行仿真

717632672 · 发表于 2012-9-28 09:50:06

请大家帮忙解答一下吧

misrig001 · 发表于 2012-10-11 15:14:04

回复 30# 717632672
你在-y的后面最好再加入一个参数用于指定一下include的目录，如下：+incdir+$xilinx_path/verilog/src+libext+.v
如果没有什么语法错误，再试试看

hiloco · 发表于 2013-6-30 18:14:27

回复 neptune1983

做ASIC用VCS和NCverilog比较好，做FPGA还是Modelsim或者questasim，牵涉到FPGA ...
solarwafer 发表于 2010-12-8 08:43

登录/注册后可看大图

不奇怪吧。
我们部门以前用nc-verilog，后来服务器上装vcs，仿真都到服务器上跑，挺好用的

shcet · 发表于 2017-2-28 11:00:16

在VCS的command line里加上xilinx的库
-y xilinxlibpath
其中xilinxlibpath 是你xilinx仿真库unisims,xil ...
misrig001 发表于 2011-3-31 14:07

登录/注册后可看大图

mark

[求助] 在VCS中对FPGA设计进行仿真