请问：如何对数字IC验证搭建测试平台和环境

winzi · 发表于 2010-12-7 00:28:33

您需要登录才可以下载或查看，没有账号？注册

x

请问各位有工作经验的前辈：如何对数字IC验证，搭建测试平台和环境
可以说一下搭建的环境结构、相关文件作用和思维谢谢各位了

gaurson · 发表于 2010-12-7 13:08:20

请参看相关的书籍辉介绍的呃更详细，比如《Systemverilog验证》或者《VMM》等。

nslnsl · 发表于 2010-12-7 13:47:19

实践中学习！！

Ralf_Lee · 发表于 2010-12-7 13:52:55

winzi · 发表于 2010-12-9 00:08:54

实践中学习--这句概括全部了。。。看来是要靠自己摸索
感谢2、3楼

hahalucky · 发表于 2010-12-11 00:28:04

我建议楼主看一下《writing testbench》，第一版或者后来的systemverilog版均可，然后再看看vcs里面的一些例子，大概可以上手了，还要在实践上学习。没有实际的东西，可能你不明白为什么书上会那么写。

bunengwang · 发表于 2010-12-13 23:21:10

个人表示明白动手的重要性！！！

ajuehe · 发表于 2010-12-21 23:59:34

也想了解一下

winzi · 发表于 2010-12-25 10:24:12

感谢有心人士回答
其实，我也明白实践的重要性，老工程师指导说：以“从上而下”的思维和把架构分类好，这样来搭建环境
我经过一试，感觉半只脚踏入了“入门”的门槛
----欢迎前辈们继续指导

zhaolqjn · 发表于 2011-1-1 19:52:05

初学者，

[原创] 请问：如何对数字IC验证搭建测试平台和环境