一个很经典的关于高速、高精度比较器设计的Paper

LVboy · 发表于 2011-6-11 14:19:46

回复 1# 辽大队长

仿真的时候一般只有系统失调，由工艺上MOS Mismatch 引起的随机失调不知道考虑了没？对MOS Mismatch 跑下monte carlo 分析再去看失调，一般优化后的失调就在2mV左右

yuanwolf2008 · 发表于 2011-6-11 16:37:16

谢谢楼主

darkduck · 发表于 2011-8-19 17:17:53

谢谢分享。。。。。

zfmdcy · 发表于 2011-8-22 14:09:12

多谢分享

liyongyuan110 · 发表于 2011-9-8 16:41:35

果断下载

roger_cht · 发表于 2011-9-22 14:46:36

下来看看

wahaha1210 · 发表于 2011-9-24 08:47:07

回复 1# 辽大队长

谢谢楼主分享

辽大队长 · 发表于 2012-2-9 17:05:08

回复 1# 辽大队长

xuleiwx · 发表于 2012-9-25 11:43:13

感觉应该是与元器件选取与版图布局有关，仿真一般不容易将版图布局的情况完全显现出来。有好的线路设计为基础还应配上完美的版图设计才能出好的作品，希望共同提高。

waterman_w · 发表于 2012-9-25 21:41:24

kankan

[资料] 一个很经典的关于高速、高精度比较器设计的Paper