在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 张雅绮 等译【中文清晰版】

[复制链接]
发表于 2018-11-28 11:39:08 | 显示全部楼层
学习中。。。
发表于 2018-11-28 11:52:51 | 显示全部楼层
很好的书,就是压缩的太小了,导致文件太多!
发表于 2018-11-28 12:38:08 | 显示全部楼层
学习中。。。。。
发表于 2018-11-29 10:26:55 | 显示全部楼层
谢谢分享
发表于 2018-12-16 21:10:38 | 显示全部楼层
谢谢楼主
发表于 2019-2-13 22:26:06 | 显示全部楼层
多谢分享
发表于 2019-3-14 21:52:45 | 显示全部楼层
谢谢分享
发表于 2019-3-14 22:07:52 | 显示全部楼层
好东西,谢谢
发表于 2019-3-28 14:26:12 | 显示全部楼层
太多卷了,没有钱
发表于 2019-3-28 15:06:24 | 显示全部楼层
太好了,下载看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 21:25 , Processed in 0.021940 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表