设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 优化 FPGA功耗的设计技术

123 / 3 页下一页

发新帖

楼主: teshubah

[资料] 优化 FPGA功耗的设计技术

发表于 2010-11-22 20:39:51 | 显示全部楼层

thanks for sharing !!!

回复支持反对

发表于 2010-11-24 13:08:45 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-29 23:22:33 | 显示全部楼层

好，不错！！！

回复支持反对

发表于 2012-4-15 17:07:49 | 显示全部楼层

真的有用吗？对标题很感兴趣

回复支持反对

发表于 2012-5-1 14:22:04 | 显示全部楼层

参看下下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-5-4 19:09:40 | 显示全部楼层

good reference for me

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-5-19 18:35:22 | 显示全部楼层

感谢啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-5-19 18:52:36 | 显示全部楼层

回复 1# teshubah

后浪更劲！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-5-20 23:16:26 | 显示全部楼层

看一看

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-5-21 00:45:06 | 显示全部楼层

感謝你，感恩喔

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 12:56 , Processed in 0.019336 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表