各位PLL设计的牛人们，我有两个PLL设计的难题问你们？

daodai

1.电流大失配小 失配小杂散小  电流大 c1也大  太大不利于集成
2.顶层 叠层并联 差分 都对q值有好处  线宽大一些 线间距选最小  外径要小 从而选择高q 电感值与圈数的平方成正比 寄生串联电阻与圈数成正比   电感选的越大 你的rp也越大 rp=rs乘以q平方  你的交叉管可以更小  但是不能电感值无限的大  虽然你的交叉管由于尺寸的缩小 减小了这一部分的寄生电容 但是如果你做开关电容整列的话 这一部分的寄生电容是固定的  所以会影响你的tuning rang  所以还是取5/f  比较好  再高一些些也可以

Harvy

VCO的电感选择一般有个经验的公式：L（nH）＝5/中心频率（GHz），当然还要根据你的调谐范围来定，最后通过不断的仿真调试来最终确定

nicist

谢谢上面各位的解答，特别是谢谢daodai同学，谢谢你们。
但是我个人觉得电流小失配小，因为电流绝对值小失配也会小啊，电流大失配所占的相对值会小一些，但绝对值会更大的，虽然对应的环路滤波器的电容更大一些，但我觉得还是会导致更大的杂散。
我提着个问题就是因为不同的文章中说法不一样，有的说电荷泵电流大好有的说电流小好

fallangel

回复 14# nicist


    1. CP电流不仅仅与失配有关，电流大，CP噪声会小，CP噪声是PLL带内主要噪声源。如果你Loop Filter外置，建议用大的CP电流。降低CP电流带来的唯一好处是Loop filter中Cap面积的降低，对全集成有利；
2. VCO电感选取 5/f的经验公式基本很靠谱。根据你的tuning range 再做些优化即可；

andy.left

电荷泵电路大了有利于提高相噪，但是杂散会加大，电荷泵电流这些还是要给环路滤波器带宽配合使用。电感主要是为了与内部电容形成一个谐振点，作为PLL锁定频段的中心频率。

yzx90333

VCO:   L=5/f

kechaoli

这两个问题我也比较困惑，我初始设计的时候，那CP电流有个default值吧，这个有经验值之类的吗？