全差分运放设计经典实例，带仿真的

greatdilly · 发表于 2013-5-16 14:27:40

没有仿真电路图不好搞

dutu · 发表于 2013-5-17 11:20:17

了解下

xuleiwx · 发表于 2013-5-17 11:44:43

已下载

njhaycy · 发表于 2013-6-5 19:55:34

多谢楼主

jk_red · 发表于 2013-6-13 15:34:37

菜鸟RFIC · 发表于 2013-7-4 11:38:38

这是一个关于全差分的Slew Rate 的仿真图，出现下列几种情况求高人指点：
1，当反馈电阻远大于运放输出电阻时，在输入端加一个阶跃信号，输出端测得转换速率在小信号建立过程中有很大的过冲，setting time很长（运放增益87dB GBW=1.4G CL=4PF）
2 当反馈电阻很小时几K时，情况则与上述情况相反，这两种情况明显与理论不相符合，希望有人能指点原因1

shucai · 发表于 2013-7-4 15:49:57

希望不错

shucai · 发表于 2013-7-4 15:51:24

大概看了下，的确还不错，谢谢

ccp106 · 发表于 2013-7-4 18:50:58

有结果，没有testbench

xuleiwx · 发表于 2013-7-6 01:45:37

是英文的

[资料] 全差分运放设计经典实例，带仿真的

站长推荐 /2