Xilinx FPGA中如何接收双数据速率（DDR）数据

20100630 · 发表于 2010-11-10 08:42:16

您需要登录才可以下载或查看，没有账号？注册

x

各位大侠好：
请教大家一个问题：如题所示，在Xilinx FPGA中接收双数据速率（DDR）数据，一般情况下是如何做的？是用IDDR2原语吗？望高手给予指点，谢谢了

narcissist · 发表于 2010-11-10 12:18:12

可以参考MIG DDR2的设计文件，是用DDR和IODELAY做的

zhanghi · 发表于 2010-11-10 14:05:24

lou shang zheng jie!

tonylzez · 发表于 2010-11-10 15:44:52

一般用ddr接收的情况是与外部ddr sdram接口，这种是有ip核的，如果自己例化ddr接口的话，有ddr库可以使用，你可以看看ise的lib.pdf

littlebag · 发表于 2010-11-10 18:23:11

iodelay.....

20100630 · 发表于 2010-11-10 20:23:37

谢谢各位了

[求助] Xilinx FPGA中如何接收双数据速率（DDR）数据