设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › SystemVerilog+For+Verification+2nd
返回列表 发新帖
查看: 1765|回复: 4

SystemVerilog+For+Verification+2nd

[复制链接]
wolfhunterhu
发表于 2010-11-6 21:40:04 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
A Guide to Learning the Testbench Language Features

SystemVerilog For Verification 2nd.pdf

2.63 MB, 下载次数: 49 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复

举报

wolfhunterhu
 楼主| 发表于 2010-11-6 21:42:01 | 显示全部楼层
说明一下: 本书是第二版,很经典的一本
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

gewei0098
发表于 2010-11-6 22:34:03 | 显示全部楼层
下来看看呢
回复 支持 反对

举报

20154
发表于 2010-11-7 05:01:49 | 显示全部楼层
看看!!
回复 支持 反对

举报

wangmeng03
发表于 2011-8-10 22:32:49 | 显示全部楼层
嗯，在找这本书，先看看电子版的，多谢！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 14:05 , Processed in 0.019462 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表