The Optimum Design of A/D Converter

hi_china59

硕 士 論 文
數位化功率因數校正电路内之類比數位转换器最佳化设计
The Optimum Design of A/D Converter for Digital Power Factor Correction Application
目錄
摘要………………………………………………………………………I
志谢……………………………………………………………………...II
目錄…………………………………………………………………......III
图目錄……………………………………………………………….….VI
表目錄………………………………...…………………………………X
第一章
简介…………………………………….…………………….....1
1.1
研究动机与目的…………………………………………….... .1
1.2
論文大纲………………………………………………………..2
第二章
類比至數位转换器架构概論 …………………….…………...4

2.1類比至數位转换器之性能參數 .……………………………...5
2.2快闪式類比至數位转换器(Flash A/D) ..………………………6
2.3兩阶段式類比至數位转换器(Two-step A/D) …………………8 2.4脉管式類比至數位转换器( Pipeline A/D)……………............10
2.5連续近似式類比至數位转换器……………………………….11
2.6 Algorithmic 類比至數位转换器……………………………...11
第三章原理与架构……………………………………………………13
3.1简介………………………………………………....................13
3.2传统連续近似類比至數位转换器……………………………15 IV
第四章 电路设计与模拟结果………….…….....................................20
4.1 电容阵列………………………………………………….......20
4.2 改良式电容阵列………………………...................................21
4.3 本論文所设计之电容阵列…………………………………...22
4.4 比较器………………...............................................................23
4.4.1 消除偏移电压技巧……………………………………..23
4.4.2 运算放大器……………………………………………..27
4.4.3 补偿网路………………………………………………..28
4.4.4 模拟结果………………………………………………..30
4.5數位控制电路…………………………………………………30
4.6 類比开关………………………………………………...........32
4.7 环型计數器…………………………………...........................34
4.8 手算分析与模拟结果验证…………………...........................36
4.9 類比至數位转换器模拟结果………………...........................38
4-10 SNDR与SFDR模拟………………………………..............40
第五章 在數位化交直流转换器之功率因素较正电路之应用………45
5.1功因校正电路整体架构………………………………………45
5.2设计流程………………………………………………............49 V
5.3 模拟结果...................................................................................50
5.4 预计规格表...............................................................................57
5.5 测试考量...................................................................................57
第六章电路布局....................................................................................58
6.1 晶体管匹配的考量...................................................................58
6.2 电容匹配的考量.......................................................................58
6.3 各电路布局图...........................................................................59
6.3.1 电容阵列..........................................................................60
6.3.2 运算放大器......................................................................60
6.3.3 數位控制电路布局..........................................................61
6.3.4环形计數器布局...............................................................62
6.3.5 類比开关..........................................................................63
6.3.6 multiplier布局图…...........................................................63
6.3.7 PFD布局图.......................................................................64
6.3.8偏压电路...........................................................................64
5.3.9 整体布局图......................................................................65
第七章 结論............................................................................................66
5.1 结論...........................................................................................66
參考文献………………………………………………………………..68 VI
图目 錄
图2-1 類比至數位转换器之取样频率与解析度之关系图……………4
图2-2 偏移误差与增益误差示意图……………………………………7
图2-3 INL误差示图………………………………..…………………7
图2-4 快闪式類比至數位转换器架构…………………………………8
图2-5兩阶段转换示意图……………………………………………….9
图2-6兩阶段類比至數位转换器架构图………………………………10
图2-7脉管式類比至數位转换器架构图................................................11
图2-8 Algorithmic類比至數位转换器架构图.......................................12
图3-1 類比至數位转换方式..................................................................13
图3-2 連续近似類比至數位转换器转换流程图……………………..14
图3-3連续近似類比數位转换器方块图................................................15
图3-4 传统連续渐进類比至數位转换器架构图..................................16
图3-5 重分配模式(1)..............................................................................17
图3-6 重分配模式(2)..............................................................................18
图3-7 重分配模式(3)..............................................................................19
图4-1 传统十位电容阵列…………………………………………..21
图4-2 改良式兩段式十位电容阵列………………………………..21
图4-3 多段式十位电容阵列………………………………………..22 VII
图4-4 消除输入偏移电压架构与频率图..............................................24
图4-5 偏移电压储存阶段......................................................................24
图4-6 偏移电压消除阶段......................................................................25
图4-7 比较器模拟结果(一)...................................................................26
图4-8 比较器模拟结果(二)...................................................................26
图4-9 two stage运算放大器...................................................................28
图4-10 运算放大器小讯号模型............................................................29
图4-11 运算放大器增益与截止频率模拟结果………………………30
图4-12 數位控制电路在整个架构中位置............................................31
图4-13 數位控制电路............................................................................32
图4-14 NMOS類比开关.........................................................................33
图4-15 CMOS類比开关.........................................................................33
图4-16环型计數器与理想波形..............................................................35
图4-17环型计數器模拟结果………………………………………….35
图4-18 取样模式....................................................................................36
图4-19 Vx模拟结果.................................................................................37
图4-20 保持与重分布模式(一)..............................................................37
图4-21 重分布模式(二)..........................................................................38
图4-22 類比至數位转换器输入波形....................................................39 VIII
图4-23 類比至數位转换器输出结果…………………………………39
图4-24類比數位转换器输出频谱分析 @ fin=100kHz………………41
图4-25類比數位转换器输出频谱分析 @ fin=200kHz………………41
图4-26類比數位转换器输出频谱分析 @ fin=300kHz………………42
图4-27 類比數位转换器输出频谱分析 @ fin=400kHz.......................42
图4-28類比數位转换器输出频谱分析 @ fin=500kHz……………....43
图 4-29 SFDR对输入频率变化模拟图.................................................44
图4-30 SNDR与ENOB对输入频率变化模拟图................................44
图5-1 本电路所采用之功因校正电路方块图……………………….46
图5-2 功因校正回路裡的相位侦测回路…………………………….46
图5-3 电压比较器…………………………………………………….47
图5-4 類比乘法器…………………………………………………….48
图5-5相位频率侦测器加上电荷帮浦电路图………………………..48
图5-6 电压比较器在120HZ衰减情形………………………………50
图5-7 類比乘法器的模拟结果……………………………………….51
图5-8 PFD裡EXT讯号領先REF讯号再经电荷帮浦的输出…......51
图5-9全载时功因校正电路输入电压、电流波形…………………..54
图5-10 半载功因校正电路输入电压、电流波形…………………...54
图5-11 Isense追随Iref的模图…………………….................................55 IX
图5-12 满载下输入电流的频图……………………………………....55
图5-13 不同负载对THD的关系……………………………………...56
图5-14 不同负载对PF的关系………………………………………..56
图6-1 多指式电路布局………………………………………………..59
图6-2 common-centroid布局方法…………………………………......59
图6-3 电容阵列布局图……………………………………..................60
图6-4 运算放大器布局图…………………………..............................61
图6-5 D-latch布局图…………………………………………………..61
图6-6 环形计數器部分布局图………………………..........................62
图6-7 环形计數器完整布局图…………………..................................62
图6-8 類比开关布局图………………..................................................63
图6-9 multiplier布局图……………......................................................63
图6-10 PFD布局图…………………....................................................64
图6-11 偏压电路布局图…....................................................................64
图6-12 整体布局图……………………................................................65 X
表 目 錄
表4-1表一常見运算放大器特性之比较...…………………………..27
表5-1 满载输入电流的谐波失真与总谐波失真(从输出list檔转出).53
表7.1 類比數位转换器改良前后之规格比较………………………..67

nathanee

thanks for sharing

chujn

下来看看，谢谢。

BrianLyx

The Optimum Design of A/D Converter,thanks

jerwei

thanks!

qmax

tks tks