在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2504|回复: 14

[资料] CAD for VLSI Design

[复制链接]
发表于 2010-11-1 19:36:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
CHAPTER-1 TRANSISTOR THEORY
CHAPTER-2 INTRODUCTION TO MOSFETS
CHAPTER-3 CMOS Transistor Fundamentals
CHAPTER-4 Transistor Theory (Contd)
CHAPTER-5 CMOS Transistor Theory - Delay Issues
CHAPTER-6 CMOS Transistor Theory - Delay Issues (Contd)
CHAPTER-7  CMOS Transistor Theory - Delay Models
CHAPTER-8 Delay Elements in CMOS Circuits
CHAPTER-9 Delay Elements in CMOS Circuits (Contd)
CHAPTER-10 Estimating Delays in a circuit, Issues in Dynamic and Staic Timing analysis
CHAPTER-11 SYNTHESIS
CHAPTER-12 Synthesis - Synthesizable and Non Synthesizable constructs
CHAPTER-13 Synthesis - Logic Optimization, Resource Sharing
CHAPTER-14 Synthesis - Logic Optimization, Resource Sharing (Contd)
CHAPTER-15 Flip Flop and Latch optimaztion
CHAPTER-16 Introduction to Logical Effort
CHAPTER-17 Multistage Logic Networks
CHAPTER-18 Logical effort - Optimizing performance
CHAPTER-19 Logical Effort and Gain based Synthesis
CHAPTER-20 Logical Effort and Gain based Synthesis (Contd)
CAD_FOR_VLSI.rar (2.53 MB, 下载次数: 62 )
发表于 2010-11-1 21:38:20 | 显示全部楼层
thanks!
发表于 2010-11-1 22:12:52 | 显示全部楼层
yes.yes.yes.thx
发表于 2010-11-2 00:53:36 | 显示全部楼层
感激提供資料囉
头像被屏蔽
发表于 2010-11-2 08:48:09 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2010-11-2 11:03:24 | 显示全部楼层
good, thanks.
发表于 2010-11-2 11:08:24 | 显示全部楼层
感謝分享
发表于 2010-11-2 11:29:18 | 显示全部楼层
good reference for digital design
发表于 2010-11-2 22:31:20 | 显示全部楼层
good, thanks.
发表于 2010-11-3 23:25:14 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-20 15:21 , Processed in 0.023546 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表