在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2681|回复: 4

[求助] layout的assura的LVS问题!

[复制链接]
发表于 2010-10-24 15:27:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在学版图设计,原理图画好了,仿真通过了,版图也画好了,run DRC正确,但是就是到了run LVS出了问题,提示如下:(我是用的assura来仿的,因为PDK只支持这种方式)我想知道那两个提示错误到底是为什么?怎么解决?谢谢了~
1.jpg
 楼主| 发表于 2010-10-25 08:41:32 | 显示全部楼层
ddddddddddd
 楼主| 发表于 2010-10-27 19:48:34 | 显示全部楼层
没有人回答,但是问题已经解决了,不是什么软件问题或者PDK问题,而是自己画的版图问题,重新严格的画版图,不要偷懒就行~
发表于 2010-10-27 20:33:27 | 显示全部楼层
看看,我觉得严格按照例题做很重要,偷懒不行的
发表于 2011-10-18 15:38:00 | 显示全部楼层
傳信援用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 16:05 , Processed in 0.018721 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表