在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2376|回复: 3

[原创] Verificatiom_Methodology_Manual_for_System_Verilog

[复制链接]
发表于 2010-10-19 11:32:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用system verilog进行验证的好资料
CHAPTER 1Introduction
CHAPTER 2Verification Planning
CHAPTER 3Assertions
CHAPTER 4Testbench Infrastructure
CHAPTER 5Stimulus And Response
CHAPTER 6Coverage-Driven Verification
CHAPTER 7Assertions for Formal Tools
CHAPTER 8System-Level Verification
CHAPTER 9Processor Integration Verification
APPENDIX AVMM Standard Library Specification
APPENDIX BVMM Checker Library
APPENDIX CXVC Standard Library Specification
APPENDIX DSoftware Test Framework

Verificatiom_Methodology_Manual_for_System_Verilog.part3.rar (756.88 KB, 下载次数: 19 )
Verificatiom_Methodology_Manual_for_System_Verilog.part1.rar (1000 KB, 下载次数: 19 )
Verificatiom_Methodology_Manual_for_System_Verilog.part2.rar (1000 KB, 下载次数: 19 )
发表于 2010-10-24 21:34:23 | 显示全部楼层
谢谢诶 啊
发表于 2010-10-26 17:10:56 | 显示全部楼层
好资料,要关注!!!
发表于 2010-10-29 14:28:10 | 显示全部楼层
中文的还是英文的?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 18:48 , Processed in 0.034447 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表