在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2658|回复: 8

[原创] 在encounter 怎样设计P2R的约束才能减少功耗

[复制链接]
发表于 2010-10-16 09:19:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在芯片的功耗主要有:
动态功耗
短路功耗
漏功耗
亚阈值漏功耗,
后端自动布局布线能降低能从以下几个方面:
1.在clock-tree减少树上的buf和inv,这样可以减少时钟树上的动态功耗,
可以适当的加大max_transition的值,因为encounter在优化setup 时
会少插入一些buf  inv delay等单元,
2.短路功耗主要是减少input_transition时间和增加输出的load_capacitance,
增加负载capacitance 会影响下一级的input_transition,所以在约束中需要
折中考虑max_transition和max_capacitance.
3.漏功耗主要是MOS管寄生的PN反偏存在漏电流,这样能否考虑怎加tap_cell
4.至于亚阈值漏功耗这一项主要在manufacture才能实现.

本人的理解,欢迎大家提出自己的见解.
发表于 2010-10-16 13:37:55 | 显示全部楼层
学习一下~~~~
发表于 2010-10-16 21:26:12 | 显示全部楼层
讲的很好啊
发表于 2010-10-17 00:29:05 | 显示全部楼层
学习了,谢谢
发表于 2010-10-17 15:36:53 | 显示全部楼层
学习了
发表于 2010-11-2 13:24:16 | 显示全部楼层
楼主总结的很好,学习了
发表于 2010-11-19 09:47:08 | 显示全部楼层
学习 学习 谢楼主
发表于 2012-5-27 22:53:19 | 显示全部楼层
谢楼主
发表于 2012-6-13 18:52:07 | 显示全部楼层
XIEXIE
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-21 08:36 , Processed in 0.050344 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表